

5.0 crédits	30.0 h + 30.0 h	1q
-------------	-----------------	----

Enseignants:	Legat Jean-Didier ;
Langue d'enseignement:	Français
Lieu du cours	Louvain-la-Neuve
Préalables :	LELEC2531 - Conception et architecture des systèmes électroniques digitaux
Thèmes abordés :	Voir descriptif
Acquis d'apprentissage	<p>A l'issue de cet enseignement, les étudiants seront en mesure de</p> <ul style="list-style-type: none"> -- Concevoir, simuler et synthétiser un circuit intégré digital spécifique (ASIC) -- Appréhender l'utilisation des outils logiciels Cadence et Synopsys -- Concevoir, simuler et dessiner des cellules de base -- Intégrer ces cellules de base dans la conception de l'ASIC -- Optimiser la synthèse de l'ASIC <p><i>La contribution de cette UE au développement et à la maîtrise des compétences et acquis du (des) programme(s) est accessible à la fin de cette fiche, dans la partie « Programmes/formations proposant cette unité d'enseignement (UE) ».</i></p>
Modes d'évaluation des acquis des étudiants :	L'évaluation se base sur les travaux durant le quadrimestre et sur le projet final
Méthodes d'enseignement :	<ul style="list-style-type: none"> -- L'apprentissage se base sur des cours accompagnés de séminaires, de travaux personnels obligatoires et d'un projet. -- Chaque étudiant sera amené à concevoir et à simuler un ASIC dans le cadre du projet
Contenu :	<ul style="list-style-type: none"> -- La synthèse logique -- L'optimisation software -- L'optimisation hardware -- Le placement et le routage -- L'optimisation temporelle -- La conception "full custom" de cellules de base -- Le layout et l'intégration de cellules de base -- La synthèse et l'optimisation finale de l'ASIC
Bibliographie :	Digital VLSI Chip Design with Cadence and Synopsys CAD Tools by Erk Brunvand
Cycle et année d'étude :	<ul style="list-style-type: none"> > Master [120] : ingénieur civil électricien > Master [120] : ingénieur civil électromécanicien

Faculté ou entité en charge:	ELEC
------------------------------	------